- HOME
- interface jinnianhui金年会
- Int金年会官网入口在线登录网址faceV-by-One®
- 金年会中国官方网站CV217
金年会中国官方网站CV217
- Int金年会官网入口在线登录网址faceV-by-One®
- 金年会中国官方网站CV215
- 金年会中国官方网站CV217
- 金年会中国官方网站CV219
- 金年会中国官方网站CV231
- 金年会中国官方网站CV233
- 金年会中国官方网站CV235
- 金年会中国官方网站CV241A
- 金年会中国官方网站CV241A-P
- 金年会中国官方网站CV243
- 金年会中国官方网站CV333-Q
- 金年会中国官方网站CV353-Q
- 金年会中国官方网站CV216
- 金年会中国官方网站CV218
- 金年会中国官方网站CV220
- 金年会中国官方网站CV226
- 金年会中国官方网站CV234
- 金年会中国官方网站CV236
- 金年会中国官方网站CV242
- 金年会中国官方网站CV242A
- 金年会中国官方网站CV242A-P
- 金年会中国官方网站CV244A
- 金年会中国官方网站CV244A-QP
- 金年会中国官方网站CV334-Q
- 金年会中国官方网站CV2911B
- 金年会中国官方网站CV2712
- 金年会中国官方网站CV2712
InterfaceInt金年会官网入口在线登录网址faceV-by-One®金年会中国官方网站CV217
Overview
金年会中国官方网站e 金年会中国官方网站CV217 is designed to support video data conversion LVCMOS input signals into V-by-One®HS signals. 金年会中国官方网站is chip can transmit 32bit video data and 3bits control signals at a pixel clock frequency 20MHz to 85MHz. It has two high-speed data lane and, effective maximum serial data rate is 2.72Gbps/lane up to 4k2k/30Hz/16bits, 1080p/60Hz/30bits colors.
- LVCMOS to V-by-One®HS Conversion
- LVCMOS 2ports input
32bits/pixel - V-by-One®HS 2lanes output
3.4Gbps(effective rate 2.72Gbps)/lane - Power Supply:1.8/3.3V
- Package:TFBGA105
- Operation temp.:-20 to 85℃
- Recommended Rx:
InterfaceV-by-One®
InterfaceV-by-One®
LVCMOS Input | V-by-One®HSOutput | LVCMOS Input Clock Frequency |
---|---|---|
32bit | 1Lane | 20MHz to 85MHz |
32bit | 2Lane | 40MHz to 170MHz |
32bit x2 | 2Lane | 20MHz to 85MHz |
Go to FAQ for this 金年会中国官方网站
Download documents
-
Data Sheet
-
Design Guide
-
Evaluation Board