- HOME
- 製品紹介 / 金年会官方登录タフェース
- jinnianhui金年会登录入口フェースV-by-One®
- 金年会官方登录CV216
金年会官方登录CV216
- jinnianhui金年会登录入口フェースV-by-One®
- 金年会官方登录CV215
- 金年会官方登录CV217
- 金年会官方登录CV219
- 金年会官方登录CV231
- 金年会官方登录CV233
- 金年会官方登录CV235
- 金年会官方登录CV241A
- 金年会官方登录CV241A-P
- 金年会官方登录CV243
- 金年会官方登录CV333-Q
- 金年会官方登录CV353-Q
- 金年会官方登录CV216
- 金年会官方登录CV218
- 金年会官方登录CV220
- 金年会官方登录CV226
- 金年会官方登录CV234
- 金年会官方登录CV236
- 金年会官方登录CV242
- 金年会官方登录CV242A
- 金年会官方登录CV242A-P
- 金年会官方登录CV244A
- 金年会官方登录CV244A-QP
- 金年会官方登录CV334-Q
- 金年会官方登录CV2911B
- 金年会官方登录CV2712
- 金年会官方登录CV2712
金年会app官方网フェースjinnianhui金年会登录入口フェースV-by-One®金年会官方登录CV216
概要
金年会官方登录CV216はV-by-One®HS×2lane信号を最大36bit×2port(Dual Pixel Link)に相当するLVDS信号へ変換するレシーバーLSIです。 1laneあたり最大実効レート3.0GbpsのV-by-One®HS入力を2系統持ち、1080p/60Hz/36bitカラーに相当する映像信号を受信可能です。
- V-by-One®HS to LVDS 変換
- V-by-One®HS 2lane入力
3.75Gbps(実効3.0Gbps)/lane - 6ch LVDS 2port(Dual Pixel Link)出力
36bit/画素
140-700Mbps/ch - 電源電圧:1.8/3.3V
- パッケージ:TSSOP64
- 推奨Tx:
jinnian金年会官方登录タフェースV-by-One®
jinnianhui金年会タフェースV-by-One®
V-by-One®HSInput | LVDS Data Output | LVDS Output Clock Frequency |
---|---|---|
1Lane | 4ch(24bit) | 20MHz to 100MHz |
2Lane | 4ch(24bit)×2 | 20MHz to 100MHz |
1Lane | 5ch(30bit) | 20MHz to 85MHz |
2Lane | 5ch(30bit) ×2 | 20MHz to 85MHz |
1Lane | 6ch(36bit) | 20MHz to 75MHz |
2Lane | 6ch(36bit) ×2 | 20MHz to 75MHz |