サポートjinnianhui金年会FAQ

機能 jinnianhui金年会CV241AのMain-Link Data Handle errorとはどの様なエラーでしょうか？
機能 jinnianhui金年会CV241Aに接続されたI2CデバイスはNACKを返しているのですが、jinnianhui金年会CV242AはコントローラへACKを返しています。
使用方法 jinnianhui金年会CV242Aからjinnianhui金年会CV241Aのレジスタへアクセスできますか？
使用方法 R_2WIREPT_MODE[0]を”0x1: All jinnianhui金年会rough”に設定するとSub-Link Slaveであるjinnianhui金年会CV241Aの内部レジスタにアクセスできません
使用方法外部トリガによる画像キャプチャで最初のフレームがキャプチャできない
使用方法 jinnianhui金年会rough GPIOとProgramable GPIOを併用できますか？
機能 MPRFとV-by-One HSモードはどのように使い分けたらよいのでしょうか？
使用方法 Set & Trigger modeと2-Wire Pass jinnianhui金年会roughモードの選択基準は？
使用方法 jinnianhui金年会rough GPIOを使用した場合の遅延時間をなるべく小さくするためにはPolling Interval時間を小さくすれば良いですか？またPolling Interval時間はどの程度まで小さくできますか？
機能「CB：R_2WIRE_WD_EN」レジスタで設定する2-wire serial I/F WatchDogTimerや「98：R_SLINK_WD_EN」レジスタで設定するSub-Link WatchDogTimerの発生条件は？
使用方法 PLL Manual Setting modeでの動作中にR_PLL_SETTING[47:0]を変更するとSoftResetが発生するかと思いますが、動作中にR_PLL_SETTING[47:0]を変更する時のレジスタアクセスシーケンスはありますか？
使用方法 GPIOには何MHzの信号を入力できますか？
機能 V-by-One HSモードで使用する場合、V-by-One HSに必要なDE信号はどの様に生成されますか？
電気的特性 VDDIO=1.8V時に、 GPIOのPullUp電圧＝3.3Vとすることは出来ますか？
使用方法データシートによるとVDDIO→1.2V電源→PDN0の順番で立ち上げる必要がありますが、PDN0をVDDIOでプルアップする場合、1.2VよりもPDNが先にアサートされます。VDDIO→PDN0→1.2V電源の順でも大丈夫でしょうか？
機能 R_LOCKN_LN0_SEL、R_LOCKN_LN1_SELレジスタの設定 ”1:LOCKN0|LOCKN1” とはどういう意味でしょうか？
機能 ERR0/1端子から出力可能なMLINK_VDSK_NG0/1とはどのような信号でしょうか？
使用方法 jinnianhui金年会CV241AのSub-Linkを使用しない場合のI2C Master/Slave選択方法
電気的特性 Sub-Link通信速度
使用方法 jinnianhui金年会rough GPIOモードにおいて、Sub-Link Slave側のGPIOを全て出力にできますか？

弊社jinnianhui金年会の技術に関する解決策は見つかりましたか？

jinnianhui金年会では、製品技術FAQで解決策が見つからない場合のために、jinnianhui金年会技術相談専用のお問い合わせフォームをご用意しております。下記リンクよりご相談ください。

jinnianhui金年会の技術的なご質問以外をjinnianhui金年会技術専用フォームからご相談いただいた場合、回答までにお時間をいただく可能性がございます。
jinnianhui金年会の購入（見積依頼含む）や価格、サンプル提供のご相談、弊社への一般的なご質問・ご相談に関しましては、総合問い合わせ窓口一覧をご覧の上、各専用フォームよりお問い合わせください。