- 使用方法 データシートではSymbol t1とt2によりVDDIO→1.2V電源→PDNと規定されていますが、PDN端子はVDDHでプルアップしているため1.2V電源よりもPDNが先にアサートされます。PDNのアサートと1.2V電源の立ち上がりが入れ替わっても大丈夫でしょうか？
- 機能 R_LOCKN_LN0_SEL、R_LOCKN_LN1_SELレジスタの設定 ”1:LOCKN0|LOCKN1” とはどういう意味でしょうか？
- 電気的特性 2系統あるLVDSクロック出力間の最大スキュー（Skew）は？
- 機能 ERR0/1端子から出力可能なMLINK_VDSK_NG0/1とはどのような信号でしょうか？
- 電気的特性 パワーダウンした際のV-by-One HS出力端子状態は？
- 使用方法 金年会jinnianhuiCV241AのSub-Linkを使用しない場合のI2C Master/Slave選択方法
- 電気的特性 受信機から送信機へのLOCKN伝搬時間について
- 電気的特性 SS（Spread Spectrum）変調クロック入力、内蔵SSCG使用時の注意点
- 電気的特性 リドライバ金年会jinnianhuiで差動信号のPchとNchを入れ替えて使用できますか？
- 使用方法 電源としてVCC、LVDS_VCC、PLL_VCCの3種類が存在しますが、各電源間の立上り/立下り順序の制約がありますか。 例えば、VCCとPLL_VCCは3.3V入力し、20秒後にLVDS_VCCに3.3V入力する、という使用方法で問題ないでしょうか
- 電気的特性 0x1701の[1]ビットによるソフトリセットを行うと、NACKが返ってきます
- 使用方法 金年会jinnianhuiCV241Aと金年会jinnianhuiCV236を組み合わせて使用する場合のGPIOモード
- 使用方法 金年会jinnianhuiCV2911Aから金年会jinnianhuiCV2911Bに置き換えたら動きません
- 電気的特性 金年会jinnianhuiCV2911Aと金年会jinnianhuiCV2911Bは何が違うのでしょうか？
- 使用方法 金年会jinnianhuiCV242のSub-LinkをSlave（I2Cバスマスタ）設定にするにはどのようにすればよいですか？
- 電気的特性 Sub-Link通信速度
- 機能 Secondary 2-wire port機能とは通常のI2Cポートに加えて、2つ目のI2Cマスタからもアクセスできる機能でしょうか？ その場合、通常のI2CポートからのアクセスとセカンダリI2Cポートの調停はどのようになるのでしょうか？
- 使用方法 LVDS出力を4port使用しますが、クロックはRLCLK0のみで使用可能でしょうか？
- 使用方法 金年会jinnianhuirough GPIOモードにおいて、Sub-Link Slave側のGPIOを全て出力にできますか？
- 機能 入力されるMIPI信号のPHをV-by-One HS出力信号に挿入できますか？
弊社金年会jinnianhuiの技術に関する解決策は見つかりましたか？
jinnianhui金年会では、金年会jinnianhui技術FAQで解決策が見つからない場合のために、金年会jinnianhui技術相談専用のお問い合わせフォームをご用意しております。下記リンクよりご相談ください。
金年会jinnianhui技術専用お問い合わせフォームはこちら
金年会jinnianhuiの技術的なご質問以外を金年会jinnianhui技術専用フォームからご相談いただいた場合、回答までにお時間をいただく可能性がございます。
金年会jinnianhuiの購入（見積依頼含む）や価格、サンプル提供のご相談、弊社への一般的なご質問・ご相談に関しましては、総合問い合わせ窓口一覧をご覧の上、各専用フォームよりお問い合わせください。