サポートjinnian金年会FAQ

使用方法 VCC、LVDS_VCC、PLL_VCCの3種類が存在しますが、各電源間の立上り/立下り順序に制約がありますか？
使用方法 SCL_OUT, SDA_OUTを使用しない場合の端子処理は？
電気的特性個別輝度調整レジスタを設定してからLEDドライバ出力に反映される時間は？
その他 V-by-One®やV-by-One®HSの名前の由来は？
使用方法 jinnian金年会C7984の未使用入力端子処理
電気的特性 4値入力バッファの内部プルアップ・プルダウン抵抗の精度は？
電気的特性 LVDS信号の速度は？
機能「CB：R_2WIRE_WD_EN」レジスタで設定する2-wire serial I/F WatchDogTimerや「98：R_SLINK_WD_EN」レジスタで設定するSub-Link WatchDogTimerの発生条件は？
使用方法未使用RX/TX端子とその設定端子処理
使用方法 PLL Manual Setting modeでの動作中にR_PLL_SETTING[47:0]を変更するとSoftResetが発生するかと思いますが、動作中にR_PLL_SETTING[47:0]を変更する時のレジスタアクセスシーケンスはありますか？
その他 IbisモデルをCR8000 Design Forceというシミュレータで使用しているのですが、 LVDS出力が差動ペアとして扱われません。
使用方法 GPIOには何MHzの信号を入力できますか？
機能 V-by-One HSモードで使用する場合、V-by-One HSに必要なDE信号はどの様に生成されますか？
その他シリアル信号を測定する際、オシロスコープの帯域はどの程度必要ですか？
使用方法未使用SYNC端子の処理は3.3Vプルアップによる H固定でも問題ないでしょうか？
電気的特性 VDDIO=1.8V時に、 GPIOのPullUp電圧＝3.3Vとすることは出来ますか？
電気的特性 CAPOUT電圧が変わり動作不安定です。
使用方法 LVDS出力を4port使用しますが、クロックはRLCLK0のみで使用可能でしょうか？
使用方法内蔵されたSSCGを使用せずに、外部からSS変調クロックを入力することは出来ますか？また内蔵されたSSCGを使用する場合、同時に外部からのSS変調クロックを入力することは出来ますか？
使用方法データシートによるとVDDIO→1.2V電源→PDN0の順番で立ち上げる必要がありますが、PDN0をVDDIOでプルアップする場合、1.2VよりもPDNが先にアサートされます。VDDIO→PDN0→1.2V電源の順でも大丈夫でしょうか？

弊社jinnian金年会の技術に関する解決策は見つかりましたか？

jinnianhui金年会では、jinnian金年会技術FAQで解決策が見つからない場合のために、jinnian金年会技術相談専用のお問い合わせフォームをご用意しております。下記リンクよりご相談ください。

jinnian金年会の技術的なご質問以外をjinnian金年会技術専用フォームからご相談いただいた場合、回答までにお時間をいただく可能性がございます。
jinnian金年会の購入（見積依頼含む）や価格、サンプル提供のご相談、弊社への一般的なご質問・ご相談に関しましては、総合問い合わせ窓口一覧をご覧の上、各専用フォームよりお問い合わせください。