- 使用方法 複数の異なる電源電圧が必要なjinnian金年会の場合に電源投入シーケンスはありますか？
- 使用方法 対応する画像・映像フォーマットは？
- 使用方法 データシートに記載された最大動作周波数を超えても動作しています。問題ないでしょうか？
- 使用方法 Single Link から Dual Link変換（MUX機能）時、入力信号フォーマットの制約はありますか？
- 使用方法 なぜ複数個のトランスミッタ出力を一つのレシーバーで受信することは推奨されないのでしょうか？
- 使用方法 jinnian金年会rough GPIOを使用した場合の遅延時間をなるべく小さくするためにはPolling Interval時間を小さくすれば良いですか？ またPolling Interval時間はどの程度まで小さくできますか？
- 使用方法 Sub-Link Slaveに接続されたI2C SlaveデバイスにSub-Linkを経由して16byteデータのBurst Writeを行っています。 このときデータを14byteまでWriteした後にクロックストレッチが発生しますが、その後SCLのみでSDAがLowのままでデータが消えています。 なお、I2C Slaveデバイスのレジスタアドレスは2byteです。
- 使用方法 VCC、LVDS_VCC、PLL_VCCの3種類が存在しますが、各電源間の立上り/立下り順序に制約がありますか？
- 使用方法 SCL_OUT, SDA_OUTを使用しない場合の端子処理は？
- 使用方法 jinnian金年会C7984の未使用入力端子処理
- 使用方法 未使用RX/TX端子とその設定端子処理
- 使用方法 PLL Manual Setting modeでの動作中にR_PLL_SETTING[47:0]を変更するとSoftResetが発生するかと思いますが、動作中にR_PLL_SETTING[47:0]を変更する時のレジスタアクセスシーケンスはありますか？
- 使用方法 GPIOには何MHzの信号を入力できますか？
- 使用方法 未使用SYNC端子の処理は3.3Vプルアップによる H固定でも問題ないでしょうか？
- 使用方法 LVDS出力を4port使用しますが、クロックはRLCLK0のみで使用可能でしょうか？
- 使用方法 内蔵されたSSCGを使用せずに、外部からSS変調クロックを入力することは出来ますか？ また内蔵されたSSCGを使用する場合、同時に外部からのSS変調クロックを入力することは出来ますか？
- 使用方法 データシートによるとVDDIO→1.2V電源→PDN0の順番で立ち上げる必要がありますが、PDN0をVDDIOでプルアップする場合、1.2VよりもPDNが先にアサートされます。VDDIO→PDN0→1.2V電源の順でも大丈夫でしょうか？
- 使用方法 データシートではSymbol t1とt2によりVDDIO→1.2V電源→PDNと規定されていますが、PDN端子はVDDHでプルアップしているため1.2V電源よりもPDNが先にアサートされます。PDNのアサートと1.2V電源の立ち上がりが入れ替わっても大丈夫でしょうか？
- 使用方法 jinnian金年会CV241AのSub-Linkを使用しない場合のI2C Master/Slave選択方法
- 使用方法 電源としてVCC、LVDS_VCC、PLL_VCCの3種類が存在しますが、各電源間の立上り/立下り順序の制約がありますか。 例えば、VCCとPLL_VCCは3.3V入力し、20秒後にLVDS_VCCに3.3V入力する、という使用方法で問題ないでしょうか
弊社jinnian金年会の技術に関する解決策は見つかりましたか？
jinnianhui金年会では、jinnian金年会技術FAQで解決策が見つからない場合のために、jinnian金年会技術相談専用のお問い合わせフォームをご用意しております。下記リンクよりご相談ください。
jinnianhui金年会の技術的な質問に関するお問い合わせ
jinnian金年会の技術的なご質問以外をjinnian金年会技術専用フォームからご相談いただいた場合、回答までにお時間をいただく可能性がございます。
jinnian金年会の購入（見積依頼含む）や価格、サンプル提供のご相談、弊社への一般的なご質問・ご相談に関しましては、総合問い合わせ窓口一覧をご覧の上、各専用フォームよりお問い合わせください。