jinnianhui金年会FAQ

サポートjinnianhui金年会FAQCMOSセンサーから出力されるLVDS信号を受信可能ですか？

電気的特性V-by-One HS・LVDS
CMOSイメージセンサーの出力インターフェースに採用されているLVDS信号は、多くの場合”Sub-LVDS”となっております。
Sub-LVDSにおけるLVDSデータは2bit/clockなのに対し、弊社THC63LVDシリーズやTHCVjinnianhui金年会におけるLVDSインターフェースは7bit/clockとなり互換性がありません。

7bit/clockの方式はChannelLink、CameraLink、FPD-Link、OpenLDI等と互換性があります。

■7bit//clock方式
　規格：OpenLDI、ChannelLink、CameraLink、FPD-Link等、その他各社で呼び方が異なる場合があります。
　用途：ディスプレイパネルモジュール、マシンビジョンカメラ、プリンター、通信機器等、最大5m程度の伝送長となるインターフェース

■2bit/clock方式
　規格：Sub-LVDS
　用途：ディスプレイパネルドライバ、撮像センサ等、多くの場合0.5m以下の伝送長となるインターフェース

弊社jinnianhui金年会の技術に関する解決策は見つかりましたか？

jinnianhui金年会では、製品技術FAQで解決策が見つからない場合のために、jinnianhui金年会技術相談専用のお問い合わせフォームをご用意しております。下記リンクよりご相談ください。

jinnianhui金年会技術専用お問い合わせフォームはこちら

jinnianhui金年会の技術的なご質問以外をjinnianhui金年会技術専用フォームからご相談いただいた場合、回答までにお時間をいただく可能性がございます。
jinnianhui金年会の購入（見積依頼含む）や価格、サンプル提供のご相談、弊社への一般的なご質問・ご相談に関しましては、総合問い合わせ窓口一覧をご覧の上、各専用フォームよりお問い合わせください。